1、CD4518是双BCD同步加法计数器，输出端Q1，Q2，Q3，Q4输出状态是根据输入时钟脉冲的个数来决定的，你用CD4518分频，输出脉冲宽度改变是正常的，就是这样的脉冲，你可看波形图。
2、用三片4518，每一片4518上有两个BCD计数器，把五个BCD计数器串联起来，前级的Q3输出接到后级的CLOCK输入，串接起来后，第五个BCD计数器的Q3输出就可以实现十万分频。
3、再用另一片CD4518的一路计数器构成一级10分频器串联起来就是1000分频，可以把1kHz时钟信号转换为1Hz。
4、总体方案确定和工作原理总体方案的确定：其脉冲式用NE555产生的一个2000Hz的脉冲，用CD4518进行四次分频，使其频率达到1Hz，用此频率对数字钟进行脉冲驱动。
5、所以在图58中，若把CD4518换成CD4520时（管脚接法不变），则其输出为二进制码，共有16种状态，可对外控制16路信号。（3）单端输入/分配器输出。图59是IC***CD4017的单端输入十进制计数、分配输出电路。
1、图1是***CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只***CD4511***和***LED***数码管即可。所谓共阴***LED***数码管是指***7***段***LED***的阴极是连在一起的，在应用中应接地。
2、七段数码管要改成四输入，就像7448芯片那样，这种数码管并没有实物可买，只是在proteus里有个仿真元件，如下图。其实，这种仿真数码管内部就带有译码器74LS48。在实际设计中，也是一个译码器74LS48配一个共阴数码管而成。
3、七段译码器由七个LED（发光二极管）组成，每个LED代表一个数字的一段。通过控制不同的LED亮灭，可以显示出不同的数字。
4、主要元器件介绍***在本课程设计中，主要用到了74LS192计数器、7447译码器、74LS00与非门、7408与门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。
5、七段显示译码器，也就是数码管。其内部电路结构为：7个发光二极管，这7个二极管的一个输入端连接在一起，作为公共端；另一个输入端分别输入：abcdefg七个输入信号。
6、译码器是一类多输入多输出组合逻辑电路器件，能驱动七段数码管显示的译码器是74LS48芯片定义是一种常用的七段数码管译码器驱动器。
1、原理是借一当十六，逢十六进一。十六进制数的加减法的进/借位规则为：借一当十六，逢十六进一。十六进制数同二进制数及十进制数一样，也可以写成展开式的形式。十六进制（hexadecimal）是计算机中数据的一种表示方法。
2、可以利用***D***触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个***D***触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。
3、）四选一数据选择器，有四个输入端，及一个2位二进制数据控制端；2）显然十六选一电路，就需要4个四选一器件。
4、”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=***Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
CD4518/CC4518是十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
所以在图58中，若把CD4518换成CD4520时（管脚接法不变），则其输出为二进制码，共有16种状态，可对外控制16路信号。***（3）单端输入/分配器输出。图59是IC***CD4017的单端输入十进制计数、分配输出电路。
进制计数器的原理和真值表：CD4518/CC4518是十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
清零法即通过74LS161异步清零输出功能使74LS161从零开始计数至设定值时复位，从而实现循环十二进制异步计数器的功能。
因为秒与分计数均由60进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，我们将图4-1虚线框内建立部分用子电路表示。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时，可以用校时电路校时、校分。
本文转载自互联网，如有侵权，联系删除