1、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。
2、加法器设计概述目前，多位加法器有两种主要的构成方式，即串行进位方式和并行进位方式。并行进位加法器有进位产生逻辑，运算速度较快。串行进位加法器是将全加器级联构成多位加法器。
3、将3-8译码器的输出OUT(7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(7)作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。
4、首先，确定使用的逻辑门类型。常用的逻辑门包括AND门、OR门和XOR门等。在加法器电路中，常用的是XOR门和AND门。根据所需的位数确定加法器的位数。例如，如果需要实现4位二进制加法，就需要设计一个4位加法器。
半加器是用于计算2个一个bit的二进制数a与b的和，输出结果是sum（s）和进位carry（c）。在多bit数的计算中，进位c将作为下一相邻bit的加法运算中。单个半加器的计算结果是2c+s。
S***=***/A*******B***+***A*******/B***就这样，一下子，就有***S***=***A非与B***+***A与B非。
一位全加器的表达式如下：Si=Ai⊕Bi⊕Ci-1***由一个加法位和一个进位位组成。***进位位可以通过与门实现。***加法位需要通过或门和与非门组建的异或门（需要与门将两个逻辑门连接）实现。
半加器：只考虑两个1位二进制数A和B相加，不考虑低进位来的进位数相加称为半加。
全加器工作原理***英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
将3-8译码器的输出OUT(7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(7)作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。
加法器原理及电路图如下：二进制加法1个bit的二进制相加，结果将会是2个bit。多出来的那个bit是进位，就像十进制的两个数相加一样。
为了解决半加器的问题，我们接下来画个新的图：分析该图：最左边第一个半加器的输入A和输入B，其输出是一个加和及相应的进位。这个和必须与前一列的进位输入相加，然后再吧他们输入到第二个半加器中。
1、二进制全加器***用于门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
2、半加器：HA***有两个代表数字(A0，B0)有两个输出端，用于输出和S0及进位C1。（只考虑两个1位二进制数A和B相加，不考虑低进位来的进位数相加称为半加。
3、全加器是能够计算低位进位的二进制加法电路。是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
4、用于门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。
5、加法器，是由“全加器、半加器”组成的。（其中的半加器，也可以由全加器代替。）半加器、全加器，都是在二进制数相加时，才会用到的。
本文转载自互联网，如有侵权，联系删除