、16163***是4位同步计数器，可以多芯片级联使用，时钟同时加载在每个触发器上，所以输出变化是同步的。芯片特点是时钟先行进位，选通下一级芯片的片选端子。
因此，硬件工程师根据设计中常用的电路设计了163计数器，本节内容首先介绍74LS163的基本功能，然后以163为基础设计一个分频器和一个2421码模8电路（重点讲设计思路，verilog程序请自行完成）。
LS163是四位二进制计数器。两片级联可以组成8位二进制计数器。最大数是255，十六进制是FFH。逻辑图如下，也是仿真图，这是同步计数器，数码管可以不画，是为了显示仿真效果的。
ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，QA~QD是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。
1、ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，QA~QD是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。
2、LS163具有同步清零、同步置数的功能。其外引线排列图和时序波形图3所示，其功能表2所示。从74LS163功能表功能表中可以知道，当清零端CR=“0”，计数器输出QQQQ0立即为全“0”，这个时候为异步复位功能。
3、ls163引脚图及功能：A-D：A-D是输入引脚，用来输入二进制计数器的初值。CLK：计数器的时钟输入引脚，时钟上升沿时计数器计数。LOAD：计数器的装载引脚，当装载引脚的电平变高时，将A-D引脚的输入值装入计数器。
4、由图1，74LS163具有置位、保持、加1计数等功能，在这些功能的基础上，可以完成相对复杂的电路。
5、LS163是一种常用的可编程计数器，它可以用来构成各种类型的计数器。要用74LS163构成一个八进制计数器，需要按照以下步骤进行：将74LS163连接到电路板上。
用74LS161计数实现变模计数器，采反馈清0法，模5时，用计数状态0101产生复信信号，模10时，用计数状态1010产生复位信号，再用一个二选一开关就可以实现了。逻辑图如下，就也是仿真图，通过仿真测试通过的。
使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。
要用74LS161和74LS00设计十进制计数器，可采用反馈清零法。因74LS161是16进制计数器，当计数到十，即Q3Q2Q1Q0=1010时，将Q3，Q1接到一个与非门74LS00，产生一个复位信号，加到复位端MR，使计数器回0，实现改制。
用加法计数器74ls161清零功能接成12进制计数器，第二个图再改一下就行了。12进制，当计数到12，即Q3Q2Q1Q0=1100，把Q3Q2接到与非门上，产生清零信号。
LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。
方法一：使用74LS161的Q0、QQQ3四个输出引脚进行二进制计数。通过将四个输出引脚接入适当的逻辑门电路，可以将二进制计数器转换为n进制计数器。
ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，QA~QD是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。
ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，Q1~Q4是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。
在前面的***课程***中，讨论了用基本的触发器设计减法计数器，也提到了其缺陷，即只有脉冲输入，没有其它输入，不受控。
QA-QD：计数器的计数输出引脚，用来输出当前计数器的计数值。拓展：74LS163是一款具有4位计数器的芯片，它可以以二进制方式计数，可以用于实现简单的定时器功能，也可以用于实现芯片控制系统，如计算机控制系统。
LS163：74LS163是同步清零，在清零输入端MR输入低电平并不立即清零，需要在下一个时钟脉冲到来时才清零。计数原理不同***74LS161：异步二进制计数器在做加法计数时是以从低位到高位逐位进位的方式T作的。
本文转载自互联网，如有侵权，联系删除