1、图1原理框图设计原理数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
2、单元电路设计、原理及器件选择***说明电子钟的设计原理以及器件的选择，主要从石英晶体振荡器、分频器、计数器、显示器和校时电路五个方面进行说明。绘制整机原理图***该系统的设计、安装、调试工作全部完成。
3、对于图4-6所示数字钟电路，若要进一步***简化电路还可以利用子电路嵌套功能将虚线框内电路转换为更高一级的子电路，我们将子电路命名为CLOCK，用高一级子电路表示的数字钟电路如图4-7所示。
4、秒脉冲发生器***脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
5、题目一：数字式电子钟的设计简要说明：利用数字电路的理论和知识进行设计，一般应具有时分秒计时功能，同时可以进行时间的调整；定点报时等。
6、绘制整机原理图***该系统的设计、安装、调试工作全部完成***设计内容及设计方案***（一）设计内容要求***设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。
1、主要突出计数和进位，略去预置和校时，及简化了七段码显示电路。
2、内部时钟原理图***（就是一个自激振荡电路）***在内部方式时钟电路中，必须在XTAL1和XTAL2引脚两端跨接石英晶体振荡器和两个微调电容构成振荡电路，通常C1和C2一般取30pF，晶振的频率取值在2MHz～12MHz之间。
3、结构图如下：电子钟是一个将“***时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能。
4、主要用于提供时钟信号以控制数据的输入与输出；I/O为输入输出设备，用作三线接口时的双向数据线；RST主要提供复位功能，其在数据的读写过程中，必须保持为高电位；GND引脚用于和大地相连。
5、电路组成***电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和***控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。
结构图如下：电子钟是一个将“***时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能。
时钟电路原理***时钟电路，就是产生象时钟一样准确的振荡电路。
用74LS160的数字钟电路图如下：用电路元件符号表示电路连接的图，叫电路图。电路图是人们为研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。
调整时间是由89S51内部程序完成的。你按相应的按钮会进入相应的调整程序。显示部分如为7段数码管，那就是动态扫描完成的。显示屏如为段式液晶，那扫描的电压就要低电，高电和半电，有的还是4分电压。
[数字时钟电路设计图]（clock.png）在实现数字时钟电路之前，我们需要先将电路板上的元件焊接好。然后，我们将按照上述步骤连接电路板上的元件。具体而言，我们可以根据以下步骤进行实现：将CD4060集成电路插入电路板上。
1、对于图4-6所示数字钟电路，若要进一步***简化电路还可以利用子电路嵌套功能将虚线框内电路转换为更高一级的子电路，我们将子电路命名为CLOCK，用高一级子电路表示的数字钟电路如图4-7所示。
2、周为七进制数，按人们一般的概念一周的显示日期“日、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1所示。
3、掌握数字钟的设计方法；熟悉集成电路的使用方法。
本文转载自互联网，如有侵权，联系删除