输入端为EDCBA，其中低三位CBA分别连接4片73HC138的输入端，用高二位ED实现片选。
第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。
令74LS138的三个选通输入依次是ABC。Y1=AC的话***列出真值表，当ABC=101或者111的时候***Y1=1。***当ABC=101时，译码器选择Y5(即此时Y5输出0，其余输出1)***将Y5和Y7接到门电路的与非门即可。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24线译码器不需外接门；扩展成32线译码器，只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。
由图8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端(当中的一个)作为第四个地址输入端。
要一个门电路才行。如果只有4片3—8译码器的话根本做不了，因为当一个译码器的输入端送数的时候会导致另外三个3-8译码器中的某一个工作。
1、HC138为3/8译码器，输入端A2A1A0从000-111变化，对应输出端低电平输出，完成变量译码。
2、译码器根据其内部结构不同输出端和使能端均有高电平有效和低电平有效两种，实际使用应根据相关技术手册调整，即调整反相器的位置和输出的默认电平，常使用上拉电阻和下拉电阻。
3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。可用在8086的译码电路中，扩展内存。
4、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
5、38是二进制译码器，3个数据输入、8个数据输出、3个芯片选择输入端子。芯片有效时（片选），输出端子有效的一位就是输入值的译码值，如：输入001，Y1=0，其余输出全为1，138是低电平有效。
6、利用***EE2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。可用在8086的译码电路中，扩展内存。
（4）***NPN管Q1组成的是射随器，其射级输出电平与Y2相同***当绿灯亮时，Q1射级输出H，给后面的XC64供电。如果后面的喇叭就是个普通喇叭，那XC64应该是个产生音频的器件，比如音乐片、音频振荡器。 三人表决器的逻辑图如下：这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。这个逻辑图涉及到数字电路的与非门。 分析：三人多数表决器本可以用三个二输入与非门和一个三输入与非门解决，但题目限定了二输入与非门，因此实际解决两个问题。其一限定用两输入与非门，其二实现多数表决功能。 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。 将3-8译码器的输出OUT(7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(7)作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。 不用两片74LS138呀，只用一片74LS138和一片74LS20就能搞定了。 如果是设计四位加法器还可以，但已经很麻烦了。 一位全加器，是两个加数，A，B，一个进位C，和是S，进位Cy。和S函数，进位Cy函数省略，可以自己写。逻辑图如下。 先纠正一下，不是74H138，没有这个型号的器件，应该是74HC138（3-8译码器）。单用一片74HC138无法实现全加器功能，还要加一片双通道的4输入与非门（74HC20）。 设计一组合逻辑电路，该电路输入X，输出F均为三位二进制数。输入输出之间的关系如下：当2=X=5时，F=X+2；***这里输出的应该是数据；当X2时，F=1；当X5时，F=0.；这里输出的是逻辑状态。 三输入奇偶校验电路偶数个1时输出1，其真值表如图左，Y=ABC+ABC+ABC+ABC，对比74ls138真值表，输出对应项为Y=Y0+Y3+Y5+Y6=(Y0Y3Y5Y6)。 假设A2是高位信号。由译码器原理可以知道，当AB＝1时，即CBA输入为110或者111。这时Y6或Y7有效。同理，当BC＝1时，即CBA输入为011或11这时Y3或Y7有效。所以只要将Y3，Y6，Y7接在一个三端的或门上就行了。 将5线-32线译码器的5根输入线A4A3A2A1A0分成两组，低三位A2A1A0接至每个138的输入端，高两位A4A3用来shu产生片选信号，A4A3的组合状态共4个，每个状态的输出接至138的对应控制端即可。片选信号产生方法很多。 1、对数字电路可按信号流向把系统分成若干个功能模块，每个模块完成相对独立的功能，对模块进行互作状态分析，必要时可列出各模块的输入、输出逻辑真值表。 2、图中字母的含义。Q是状态变量，这个电路有两种状态，0和1。输入函数是A和B。F是输出函数。从真值表看F等于A同或B，就是AB相同的时F是1，AB不同时F为0。右边的圈圈表示跳转状态。 3、按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。 本文转载自互联网，如有侵权，联系删除